Las operaciones aritméticas se pueden implementar mediante circuitos lógicos. El nivel de sencillez obtenido en los circuitos está dado por la técnica de diseño utilizada. La implementación de una unidad aritmética que realice las operaciones de suma y resta en un sólo circuito, es más simple comparándola con una de dos circuitos para las mismas funciones. En la lección se verán los métodos de diseño de circuitos lógicos para sumar y restar números binarios de cuatro bits.
La suma de dos números binarios de cuatro bits se realiza de derecha a izquierda, teniendo en cuenta los correspondientes posiciones significativas y el bit de arrastre (acarreo Cinx). El bit de arrastre generado en cada posición se utiliza en la siguiente posición significativa. La figura 3.10.1. muestra la suma de dos números de cuatro bits.
Figura 3.10.1. Suma binaria de cuatro bits
En un sumador completo, la suma de un par de bits genera un bit de acarreo. Un sumador de 2 números de n bits se puede implementar de la forma descrita a continuación. Los bits de la posición menos significativa se suman con un acarreo inicial de 0, generando el bit de suma y el de acarreo. El bit de acarreo generado es usado por el par de dígitos en la siguiente posición significativa. La suma se propaga de derecha a izquierda según los acarreos generados en cada sumador y los sumandos presentes. Por consiguiente, la suma de dos 2 números binarios de n bits se puede implementar mediante la utilización de n sumadores completos. Así, para números binarios de dos bits se necesitan dos sumadores completos; para números de cuatro bits cuatro sumadores. En la figura 3.10.2. se muestra un sumador de cuatro bits.
Figura 3.10.2. Símbolo lógico del sumador en paralelo de cuatro bits
El símbolo lógico del sumador de cuatro bits se muestra en la figura 3.10.3.
Figura 3.10.3. Circuito lógico del sumador en paralelo de cuatro bits
En el capítulo 1 - lección 4 se mostró que la resta de dos números A y B se puede realizar sumando el complemento a dos de B a A. Un sumador se puede modificar en forma de sustractor invirtiendo cada bit del sustraendo y sumando 1 al establecer un acarreo de entrada Cin1.
Observese el complementador de la figura 3.10.4. Si la entrada de control es igual a S=0, la entrada de datos I pasa sin ningún cambio a la salida. Si S=1, la entrada de datos se complementa.
Figura 3.10.4. Diagrama de bloque de un complementador
El funcionamiento de este elemento se describe en la tabla de verdad 3.10.1.
| Entradas | Salida | Descripción | |
|---|---|---|---|
| S | I | Y | |
| 0 | 0 | 0 | Pasa a Y |
| 0 | 1 | 1 | Pasa a Y |
| 1 | 0 | 1 | Complemento a Y |
| 1 | 1 | 0 | Complemento a Y |
Tabla 3.10.1.Tabla de verdad de un complementador
De la tabla de verdad se observa que Y = S Å I. La figura 3.10.5 muestra la función OR - Exclusiva como complementador.
Figura 3.10.5. Función OR - Exclusiva como complementador
Una sola entrada de control S con n líneas de entrada de datos Ii sirve para complementar o no complementar la entrada, según la operación de resta o suma binaria. La figura 3.10.6. ilustra un complementador de 4 bits.
Figura 3.10.6. Complementador de 4 bits
El circuito completo de un sumador/restador de 4 bits se representa en la figura 3.10.7.
Figura 3.10.7. Sumador/restador de 4 bits
No hay comentarios:
Publicar un comentario