HERRAMIENTAS COMPUTACIONALES UTILIZADAS EN LAS METODOLOGIAS DE DISEÑO DESCENDENTES (TOP-DOWN)

En el diseño Top - Down se captura una idea en un nivel de abstracción alto y se implementa a partir de ésta descripción, en un proceso hacia abajo incrementando el nivel de detalle según lo requerido. La figura 4.3.1. muestra la forma de diseño Top- Down. En el primer nivel de la figura se aprecia un sistema inicial dividido en módulos, los cuales se dividen sucesivamente hasta llegar a los componentes básicos del circuito o elementos primarios. Estos elementos se enmarcan en un cuadrado con la líneas más gruesa. Los métodos de diseño se basan en programas computacionales conocidos como herramientas de automatización del diseño electrónico (EDA Tools), las cuales sobresalen por ofrecer una reducción significativa en el tiempo del diseño.

Figura 4.2.1. Metodologia De Diseño Top - Down

Las herramientas siguen el diagrama de flujo de la figura 4.4.2.

Figura 4.2.2. Diagrama de Flujo con herramientas EDA

Este proceso se resume en los siguientes pasos:

1. Planteamiento de las especificaciones.
2. Entrada del diseño:En esta etapa se realiza una descripción del circuito, para la cual existen varias alernativas,
1. Captura Esquemática: Dibujo del circuito mediante interfaz gráfica, puede ser un diagrama de bloques.
2. Mediante lenguajes de descripción HDL como VHDL, Verilog, Abel y CUPL.
3. Diagramas de transición de estados.
4. Formas de onda –Tablas de verdad.
3. Simulación HDL (Opcional): Simula el comportamiento del circuito que se acaba de describir antes de la síntesis.
4. Síntesis lógica: Consiste en tomar la descripción HDL y a partir de ella, generar y simplificar las ecuaciones lógicas correspondientes al circuito descrito.
5. Simulación funcional: Simula las ecuaciones lógicas, sin tener en cuenta los retardos.
6. Implementación del diseño: Los pasos a seguir dependen del tipo de PLD que se esté utilizando en el diseño. Trazado del mapa, Colocación y enrutamiento, Creación del archivo para la programación del dispositivo. Revisa si el circuito se adapta al chip; No. salidas, No. de términos productos por salida.
7. Simulación temporal: Después de la implementación ya se conoce como queda programado el circuito y se puede realizar una simulación teniendo en cuenta los retardos.
8. Programación: La implementación genera un archivo JEDEC que indica el estado de las conexiones. Este archivo se usa para programar (o quemar el chip).

Ventajas del Diseño Top - Down

La metodologia de diseño descendente disminuye el tiempo de diseño. Por medio de los programas CAD para diseño de impresos se ha logrado disminuir el tiempo a 1/10 parte de lo que se gastaba antes, cuando esto se hacia antes manualmente. En la realización de las simulaciones no es necesario sólo un prototipo, ya que este generalmente funciona; antes se debía repetir el proceso 2 o 3 veces hasta que el prototipo funcionara.

Las últimas herramientas de diseño electrónico permiten implementar de forma automática la metodología de diseño Top - Down.

Lenguajes de Descripción de Hardware (HDL - Hardware Description Language)

Los lenguejes HDL permiten realizar el primer paso de la metodología del diseño descendente. Se describen en un lenguaje de alto nivel el comportamiento requerido del circuito a diseñar. Esta descripción se puede hacer mediante tablas de verdad, lista de transiciones de estados, ecuaciones lógicas. Con base a la descripción, el programa realiza los siguientes pasos:

1. Sintetiza y simplifica las ecuaciones lógicas.
2. Simula las ecuaciones.
3. Sintetiza el circuito lógico.
4. Simula el circuito lógico.
5. Sintetiza el archivo para programar un PLD.

Entre otras ventajas, se pueden mencionar las siguientes:

1. EL programa HDL es el mismo así cambie la tecnología, Ejemplo: FPGA, transistores 2.5m ., 1.2 m .
2. Facilita la comunicación entre los diseñadores.
3. Facilita el uso de las partes de un diseño en otros (Reutilización).
4. Es posible verificar el funcionamiento del sistema dentro del proceso de diseño sin necesidad de implementar el circuito.
5. Las simulaciones del diseño, antes de que este sea implementado, permiten probar la arquitectura del sistema para tomar decisiones en cuanto a cambios en el diseño.
6. Las herramientas de síntesis tienen la capacidad de convertir una descripción hecha en un HDL, VHDL por ejemplo, a compuertas lógicas y además, optimizar dicha descripción de acuerdo a la tecnología utilizada.
7. Las descripciones en un HDL proporcionan documentación de la funcionalidad de un diseño independientemente de la tecnología utilizada.
8. Una descripción realizada en un HDL es más fácil de leer y comprender que los nestlist o circuitos esquemáticos.
9. Un circuito hecho mediante una descripción en un HDL puede ser utilizado en cualquier tipo de dispositivo programable capaz de soportar la densidad del diseño. Es decir, no es necesario adecuar el circuito a cada dispositivo porque las herramientas de síntesis se encargan de ello.

Lenguajes HDL más populares

En la actualidad existen diversas herramientas de diseño para integrar sistemas de gran complejidad. Los lenguajes de descripción de hardware constituyen una opción de diseño de soluciones de sistemas electrónicos.

ABEL

El lenguaje ABEL es el más utilizado en los PLDs. El lenguaje ABEL facilita la programación de PLDs combinatorios y secuenciales. Un circuito en ABEL se puede describir en forma de ecuación lógicas, tabla de verdad o en transición de estados.

El programa ABEL cumple los siguientes pasos:

1. Verifica si existen errores en la sintaxis del programa fuente.
2. Simplifica o sintetiza las ecuaciones según sea el caso.
3. Simula las ecuaciones.
4. Puede escoger el dispositivo que mejor se adapte, o verificar si el dispositivo especificado sí se adapta a la aplicación.
5. Genera el archivo JEDEC para la programación del PLD.

VHDL

El VHDL es un lenguaje de descripción y modelado diseñado para descibir en forma entendible la funcionalidad y la organización del hardware de los sistemas digitales y otros componentes. VHDL maneja una sintaxis amplia y flexible. El lenguaje VHDL permite el diseño Top -Down o en otras palabras; modelar los bloques de alto nivel, simularlos y adecuar la funcionalidad en alto nivel antes de llegar a los niveles bajos de abstracción en la implementación del diseño.

CUPL

El lenguaje CUPL se describirá en la leccion 5 de este capítulo.