CERROJOS CON COMPUERTAS

Los cerrojos son dispositivos que tienen la capacidad de almacenar un bit de información, así que estos solo pueden estar en dos estados (1 o 0 lógico).

Los cerrojos son dispositivos asincrónicos, debido a que sus salidas cambian en función de las entradas, de forma directamente dependiente del estado de las entradas, en un instante de tiempo cualquiera.

Existen varios tipos de cerrojos y variaciones de estos que permiten realizar funciones específicas, dependiendo de la aplicación. A continuación veremos algunos de ellos.

Cerrojo S-R (Set-Reset)

Este cerrojo se compone de dos compuertas NOR (ver figura 5.2.1). La operación de este circuito puede entenderse mediante el análisis del estado de las terminales para los posibles valores de las entradas R y S.

Figura 5.2.1. Cerrojo S-R

Generalmente este cerrojo se representa de una forma mas simplificada. (ver figura 5.2.2).

Figura 5.2.2. Forma simplificada del cerrojo S-R

Para entender el funcionamiento de este dispositivo, analizaremos los estados de las salidas para cada uno de los casos que se puedan presentar a las entradas de este circuito (ver figura 5.2.1):

• R=0 y S=0: Asumiendo que Q=0, la salida de la compuerta B es 1, así que la entrada de la compuerta A es también 1, que a su vez obliga a que la salida de la compuerta Asea 0, lo cual concuerda con la suposición inicial del estado de la salida Q. Ahora suponiendo que Q=1, la salida de la compuerta B es 0, al igual que la entrada de la compuerta A, concluyendo que Q=1. En estas condiciones se deduce que el estado previo de las salidas Q y Q' no se ve alterado cuando R=0 y S=0.

• R=0 y S=1: Suponiendo que Q=0, entonces Q'=1. Las entradas a la compuerta B son S=1 y Q=0, luego la salida de esta compuerta es Q'=0, entonces Q=1. Tenga presente que las conexiones cruzadas garantizan que las salidas sean siempre complementarias. Si inicialmente se asume Q=1, las entradas de la compuerta B son ahora S=1 y Q=1, lo que implica que la salida de esta compuerta es Q'=0 o Q=1.

Si se observan los resultados del análisis, siempre que R=0 y S=1, la salida Q=1, es decir, que esta combinación de señales de entrada sirve para fijar (set) la salida de la terminal Q al nivel lógico 1.

• R=1 y S=0: supongamos nuevamente que Q=0, lo cual hace Q'=1. Entonces las entradas de la compuerta A son R=1, Q'=1, lo que ocasiona que la salida de esta sea Q=0. Es decir, el circuito lógico conserva la salida en Q restaurada (reset) a 0.

Si suponemos inicialmente Q=1, o Q'=0. Entonces las entradas de la compuerta A se son R=1 y Q'=0, lo que origina que la entrada a la compuerta A sea Q=0. En este caso, dado que la salida en la terminal Q estaba en 1 lógico, la acción de R=1 y S=0 es restaurar (reset) su valor a 0.

En resumen, podemos decir que esta combinación de señales de entrada sirve siempre para restaurar (reset) la salida de la terminal Q al nivel lógico de 0.

S=1 y R=1: la aplicación del análisis anterior muestra que en estas condiciones, ambas compuertas intentan generar un mismo nivel lógico, lo cual hace indeterminado el estado de las salidas (ver Lección 3: Estado Metaestable). Lo que hace que la salida sea indeterminada, es lo que ocurre cuando se suprimen las entradas. Si se suprime S antes que R, el cerrojo se restaura. Si R se suprime antes que S, el cerrojo se fija. En consecuencia, en el cerrojo S-R esta condición de las entradas no se permite; sin embargo, como se explicará más adelante, algunas modificaciones en este circuito pueden eliminar la ambigüedad. El funcionamiento descrito de este circuito puede resumirse en los estados que se indican en la tabla 5.2.1.

Si	Ri	Qi+1
0	0	Qi
0	1	0
1	0	1
1	1	-

Tabla 5.2.1. Estados lógicos del Cerrojo S-R

El subíndice i significa el i-ésimo instante en el que se alimentan las entradas S y R, donde Q_i indica el i-ésimo instante y Q_i+1 indica el siguiente estado de la salida después de cambiar las entradas.

En el ejemplo visual se muestra un cerrojo R-S, en el cual se pueden introducir los valores de las entradas y verificar su funcionamiento. En las entradas se deben ingresar solo valores lógicos.

Cerrojo S'- R'

Este cerrojo es otra versión del cerrojo S-R y se compone de dos compuertas NAND como se muestra en la figura 5.2.3. Su funcionamiento es similar al cerrojo S-R, y se puede hacer un análisis similar al que se hizo anteriormente para llegar a los estados que se resumen en la tabla 5.2.2. Este cerrojo también se conoce con el nombre de cerrojo S-R con entrada activa en bajo.

Figura 5.2.3. Cerrojo S'-R'

Al igual que el cerrojo S-R, este también tiene su representación simplificada (ver figura 5.2.4).

Figura 5.2.4. Representación simplificada de cerrojo S'-R'

Observe el comportamiento de este cerrojo comparado con el anterior. Las salidas son similares, pero en este la indeterminación ocurre cuando S=0 y R=0, y no cuando S=1 y R=1, como en el cerrojo S-R. (ver la tabla 5.2.2 y comparar con la tabla 5.2.1).

Si	Ri	Qi+1
0	0	-
0	1	0
1	0	1
1	1	Qi

Tabla 5.2.2. Estados lógicos del Cerrojo S'-R'

Cerrojo S-R con habilitación

Este tipo de cerrojo es una variación del cerrojo S'-R', con dos compuertas NAND adicionales a las entradas (ver figura 5.2.5), permite crear una nueva entrada, la cuál actúa como habilitador (enable), para permitir que las entradas S y R, actúen sobre cerrojo.

Figura 5.2.5. Cerrojo S-R con habilitación

En la siguiente tabla se resumen los estados de las salidas de este cerrojo para las posibles entradas.

Si	Ri	E	Qi+1
0	0	1	Qi
0	1	1	0
1	0	1	1
1	1	1	-
X	X	0	Qi

Tabla 5.2.3. Estados lógicos del Cerrojo S-R con habilitación

Como se observa, el funcionamiento es similar al cerrojo S'-R', solo que en este caso se agregó otra entrada para habilitar la operación del circuito como cerrojo.

Circuito Integrado cerrojo S-R

El circuito integrado TTL ref. 74LS279 contiene cuatro cerrojos. En este integrado dos de los cerrojos tienen una entrada doble para S'. Existe otro circuito integrado CMOS ref. 4043que tiene igualmente cuatro cerrojos. La configuración de pines de estos dos circuitos integrados se muestra en la figura 5.2.6

Figura 5.2.6. Configuración de pines CI-74LS279 y CI-4043

Cerrojo D con habilitación

Este tipo de cerrojo es similar al anterior, tiene una entrada habilitadora, pero adicionalmente tiene un inversor entre las terminales S y R, como se observa en la figura 5.2.7.

Figura 5.2.7. Cerrojo D

La entrada D va directamente a la entrada S del cerrojo y su complemento a la entrada R. Este cerrojo recibe su nombre por la habilidad que tiene para transmitir datos a otro cerrojo, o simplemente memorizarlos. Además este cerrojo tiene una característica particular diferente a los anteriores, que consiste en que en nigún momento de presentan estados indeterminados a las salidas. La razón por la cual se elimina la indeterminación es debido a la presencia del inversor.

En la figura 5.2.8 se observa el símbolo que se utiliza para representar este cerrojo.

Figura 5.2.8. Cerrojo D

Los estados de este cerrojo se muestran en la tabla 5.2.4.

D	E	Qi+1
0	0	Qi
0	1	0
1	0	Qi
1	1	1

Tabla 5.2.4. Estados lógicos del Cerrojo D

Circuito Integrado cerrojo D

El circuito integrado TTL ref. 74LS75 contiene cuatro cerrojos tipo D. Existe otro circuito integrado CMOS ref. 4042 que tiene igualmente cuatro cerrojos tipo D. La configuración de pines de estos dos circuitos integrados se muestra en la figura 5.2.9.

Figura 5.2.9. Configuración de pines CI-74LS75 y CI-4042