CONTADORES DE PROPAGACIÓN

Los contadores digitales o binarios en esencia son un grupo de flip-flops dispuestos de tal manera que sus salidas proporcionan una secuencia determinada como respuesta a los acontecimientos que ocurren a la entrada del reloj. Estos acontecimientos pueden ser por lo general pulsos de reloj (sincrónicos) o acontecimientos aleatorios (asincrónicos) alimentados como entradas por la terminal de reloj de los flip-flops. Los contadores de propagación se basan en este último principio para generar secuencias binarias que cambian como respuesta a eventos.

Para conformar un contador de n bits solo basta tener n flip-flops, uno para cada bit de información. A continuación se dará una descripción sobre la estructura y funcionamiento de los contadores de propagación mas comunes en lógica secuencial.

Contador de propagación ascendente

El flip-flop T, tiene especial aplicación en los contadores, debido a la habilidad que tienen para cambiar a su estado complementario, después de un evento de reloj.

La configuración del circuito de la Animación  corresponde a un contador ascendente de 4 bits disparado por flanco negativo. Note que todas las entradas del los flip-flops T están en 1, con lo cual el estado de los flip-flops se complementa después de cada cambio de 1 a 0 lógico a la entrada de reloj de cada uno de ellos. La Tabla 6.1.1 muestra los estados de salida de este circuito.

Número de pulsos	Q3	Q2	Q1	Q0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
...	...	...	...	...
15	1	1	1	1
16	0	0	0	0
17	0	0	0	1
...	...	...	...	...

Tabla 6.1.1. Estados contador ascendente

Observe la forma en que opera este circuito. Los pulsos de reloj se aplican únicamente al flip-flop A, así que la salida de este flip-flop se complementará cada vez que haya una transición negativa en la entrada de reloj.

La salida del flip-flop A se aplica directamente a la entrada de reloj del flip-flop B, de tal forma que la salida de este flip-flop se complementa cada vez que su entrada de reloj pasa de 1a 0 lógico. De forma similar se comportan los flip-flops C y D cambiando su estado cada vez que reciben una transición negativa en sus respectivas entradas de reloj.

Las salidas de los flip-flops D,C,B y A representan un numero binario de 4 bits, siendo D el bit mas significativo y A el menos significativo.

Este contador cuenta en forma ascendente desde 0000 hasta 1111, es decir que tiene 16 estados diferentes (2⁴=16). En electrónica digital, existe una notación que define el número de estados de un contador, designada por la sigla MOD mas el el numero de estados, por esta razón se dice que es un contador MOD16. Este tipo de contadores actuan como divisores de frecuencia. Si se hace un análisis sobre la frecuencia de las señales de salida de los flip-flops se puede observar que la señal Q₃ tiene una frecuencia dada por la siguiente expresión:

donde f_CLK corresponde a la frecuencia de la señal del reloj. De igual forma las frecuencias de las salidas de los demás flip-flops estarían dadas por las siguientes expresiones:

Se plantea como ejercicio dibujar la señal de reloj y las señales de salida de los flip-flops para confirmar estos resultados.

Este contador se puede modificar para que opere a cualquier número MOD entre 1 y 16. De forma general un contador de n bits se puede modificar para cualquier número MOD2ⁿ, y para lograrlo es necesario utilizar la entrada asincrónica de borrado CLR de los flip-flops, como veremos a continuación.

Contadores con números MOD < 2ⁿ

Los contadores básicos pueden ser modificados para producir números MOD < 2ⁿ, permitiendo que el contador omita estados que normalmente hacen parte de la secuencia de conteo. La forma mas usual para lograr esto se puede ver en la Figura 6.1.2, la cual corresponde a un contador de 4 bits MOD10. Este contador es conocido también como contador decadal.

Figura 6.1.2. Contador decadal (MOD10)

Asumiendo que la compuerta NAND no estuviera presente, el contador sería MOD16, sin embargo la presencia de esta compuerta altera el funcionamiento normal cuando las salidasQ₃ y Q₁ que van a la compuerta son 1. Esta condición ocurrirá cuando el contador pase del estado 1001 (9) al 1010 (10), haciendo que las entradas asíncronas CLR de los flip-flopssean 0 y por tanto el contador pase al estado 0000. En la Tabla 6.1.2, se resumen los estados de este contador. En el momento que el contador llega al estado 1001 y ocurre una nueva transición en la entrada de reloj (CLK), se presenta el estado 1010 (10) de forma temporal, y su duración depende del tiempo de propagación de la compuerta NAND. En la Figura 6.1.3 se observa el estado temporal entre los estados 1001 y 0000.

Número de pulsos	Q3	Q2	Q1	Q0
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
...	...	...	...	...
9	1	0	0	1
10	0	0	0	0
11	0	0	0	1
...	...	...	...	...

Tabla 6.1.2. Estados del contador decadal

Figura 6.1.3. Estados de transición del contador de propagación MOD10

Contador de propagación descendente

Los contadores descendentes cuentan en forma inversa, por ejemplo de 1111 hasta 0000. En la Figura 6.1.4 se observa un contador descendente de 4 bits. Note que este contador es similar al ascendente excepto que las salidas ahora son su complemento.

Figura 6.1.4. Contador descendente

En la tabla 6.1.3 se muestran los estados de las salidas de los flip-flops, donde se observa que después de cada pulso se decrementa la secuencia binaria representada por las salidas Q₃ a Q_0.

Número de pulsos	Q3	Q2	Q1	Q0
0	1	1	1	1
1	1	1	1	0
2	1	1	0	1
...	...	...	...	...
15	0	0	0	0
16	1	1	1	1
17	1	1	1	0
...	...	...	...	...

Tabla 6.1.3. Estados del contador descendente

Ejercicio: Dibujar dos contadores binarios de 4 bits (ascendente y descendente) utilizando flip-flops T que respondan al flanco negativo del la señal del reloj.