La mayor parte de los diseños de nivel de sistema incorporan diversos dispositivos, como son las memorias RAM, ROM, controladores, procesadores, etc., que se interconectan mediante gran cantidad de dispositivos lógicos de propósito general, frecuentemente denominados lógica de unión ("glue logic"). En los últimos años, los dispositivos PLD(Programmable Logic Device) han comenzado a reemplazar muchos de los antiguos dispositivos de unión, SSI y MSI.
El uso de dispositivos PLD proporciona una reducción en el número de circuitos integrados. Por ejemplo, en los sistemas de memoria de las computadoras, los PLD pueden utilizarse para decodificar direcciones de memoria y generar señales de escritura en memoria.
En muchas aplicaciones, los PLD y, en concreto, las matrices lógicas programables (PAL, Programmable Array Logic) y las matrices lógicas genéricas (GAL, Generic Array Logic) pueden emplearse para reemplazar dispositivos lógicos SSI y MSI, consiguiendo con ello una reducción de etapas y de los costos.
Por las razones anteriores el diseño lógico hoy día se realiza con PLDs. Un PLD está formado por una matriz de puertas AND y puertas OR, que se pueden programar para conseguir funciones lógicas específicas.
El diseño con PLDs señala las siguientes ventajas en relación a la lógica cableada:
- Economía.
- Menos espacio en los impresos.
- Se mantiene la reserva del diseño.
- Se requiere tener menos inventarios que con circuitos estándar SSI, MSI.
- Menos alambrado.
Tipos de PLD
Los PLD se dividen en dos clases:
- PLDs combinatorios.
- PLDs secuenciales.
Constituidos por arreglos de compuertas AND – OR. El usuario define las interconexiones y en esto consiste la programación.
Además de los arreglos de compuertas, incluyen flip – flops para programar funciones secuenciales como contadores y máquinas de estado(ver capítulo 8).
Estructura de los Dispositivos Lógicos Programables Básicos
Los PLD se clasifican de acuerdo con su estructura, la cual es básicamente la ordenación funcional de los elementos internos que proporciona al dispositivo sus características de operación específicas.
Memoria programable de sólo lectura PROM (PROM, Programable Read Only Memory)
La PROM está formada por un conjunto fijo (no programable) de puertas AND conectadas como decodificador y una matriz programable OR. La PROM se utiliza como una memoria direccionable y no como un dispositivo lógico (Ver Fig 4.1.1.).
Figura 4.1.1. Diagrama de bloques de una PROM (Programmable Read-Only Memory).
Arreglo Lógico Programable PLA (PLA, Programmable Logic Array)
El PLA es un PLD formado por una matriz AND programable y una matriz OR programable. La PLA ha sido desarrollada para superar algunas de las limitaciones de las memorias PROM(Ver Fig 4.1.2.).
Figura 4.1.2. Diagrama de bloques de una PLA (Programmable Logic Array).
Los dispositivos lógicos programables como las PAL y las GAL se verán en la siguiente lección.
En la actualidad existen soluciones con Dispositivos Lógicos programables complejos que combinan arquitectura superior y software de gran alcance, ofreciendo un nivel sin precedente en la flexibilidad del diseño.
No hay comentarios:
Publicar un comentario